填补多项芯片设计验证与调试国产技术空白，记者5月12日获悉，EDA(集成电路设计工具)智能软件和系统企业芯华章正式发布基于创新架构的数字验证调试系统——昭晓Fusion DebugTM。该系统将帮助芯片设计工程师简化困难的调试任务，大幅提升芯片设计效率。
据了解，在典型的系统级芯片(SoC)研发项目中，工程师通常需要花费四成左右的时间进行调试，工程复杂且费时费力。“一方面芯片验证场景日益复杂，从单纯的功能验证到今天面对整个系统级、场景级的验证;另一方面，面对激烈的市场竞争，芯片集成规模不断扩大，研发周期却不断缩短，验证的重要性日益突出。”谈及前端验证面临的挑战，燧原科技资深架构师鲍敏祺坦言。
由此，好的调试系统不仅可以确保项目的成功，更可以有效提高系统级芯片的设计和验证效率，降低芯片设计成本。
作为国内率先发布的数字验证调试系统，昭晓Fusion DebugTM的发布填补了多项国产技术空白。不仅如此，相比于国际主流数字波形格式，昭晓Fusion DebugTM采用完全自研的高性能数字波形格式XEDB。该波形格式借助创新的数据格式和架构，具备高性能、高容量、高波形压缩比等特点，其提供的高效编码和压缩方案，在实际测试中可以带来比国际主流数字波形格式超8倍的压缩率。
面对激烈的市场竞争，研发效率就是生命!如何让芯片验证调试提速?昭晓Fusion DebugTM有多个“绝招儿”。首先，与其它商业波形格式相比，XEDB的读写速度增快3倍。同时，它还支持分布式架构，可充分利用多台机器的物理资源来提升整体系统的性能，实测中表现出的波形写入速度可以比单机模式提高5倍以上，让验证调试由“单兵作战”变为“集团作战”。
此外，昭晓Fusion DebugTM由创新的设计推理引擎和高性能分析引擎提供动力，相当于配备了“最强大脑”。根据实际项目数据显示，在完整的设计及原理图模块化加载中，该系统的速度比其他商用EDA工具快5倍，能满足大规模系统性芯片设计调试的需求，并大大提高验证效率，从而加速芯片设计创新。
除了性能与效率上的突破，昭晓Fusion DebugTM还针对行业实践痛点，提供了不同于一般调试工具的创新解决方案。平头哥上海半导体技术IP验证及软硬协同验证负责人张天放，在谈到一般调试工具在应用中的挑战时表示：“在实际应用中，各个芯片的产品调试特征不同，对调试会产生非常多样化的细分需求。我们希望能够在国产EDA工具里面看到一些开放的接口，便于进行二次开发。”
对此，芯华章科技首席市场战略官谢仲辉介绍：“昭晓Fusion DebugTM提供丰富、可编程的数据接口，让用户可针对不同调试场景进行定制化，并能贯通芯华章智V验证平台及支持用户现有的EDA工具，为用户带来更加客户一体化的调试解决方案，从而提供更加普惠的生态支持和用户体验。”
营业执照公示信息